Modèle de mémoire en réplique

Et ainsi de suite. Mais Cowan fait valoir que ce type de tâche définit le participant à employer des «stratégies de traitement» qui ne reflètent pas comment nous utilisons réellement notre mémoire à court terme sur une base quotidienne. Le modèle de cohérence séquentielle est un modèle de mémoire plus faible que la cohérence stricte. Une écriture à une variable n`a pas à être vu instantanément, cependant, écrit à des variables par différents processeurs doivent être vus dans le même ordre par tous les processeurs. Tel que défini par Lamport (1979), [4] la cohérence séquentielle est satisfaite si «le résultat d`une exécution est le même que si les opérations de tous les processeurs ont été exécutées dans un ordre séquentiel, et que les opérations de chaque processeur individuel apparaissent dans cette séquence dans le l`ordre spécifié par son programme. La cohérence stricte est le modèle de cohérence le plus fort. Sous ce modèle, une écriture à une variable par n`importe quel processeur doit être vue instantanément par tous les processeurs. Le diagramme de modèle strict et les diagrammes de modèle non-strict décrivent la contrainte de temps – instantanée. Il peut être mieux compris comme si une horloge globale est présente dans laquelle chaque écriture doit être reflétée dans tous les caches de processeur à la fin de cette période d`horloge.

L`opération suivante doit se produire uniquement au cours de la prochaine période d`horloge. Par défaut, le moteur de stockage en mémoire utilise 50% de RAM physique moins 1 Go. Il s`agit d`une variante du modèle de cohérence de la version. Il nécessite également l`utilisation des instructions d`acquisition et de publication pour indiquer explicitement une entrée ou une sortie dans une section critique. Toutefois, sous cohérence d`entrée, chaque variable partagée se voit attribuer une variable de synchronisation spécifique. De cette façon, seulement lorsque l`acquisition est à la variable x, toutes les opérations liées à x doivent être complétées par rapport à ce processeur. Cela permet aux opérations simultanées de différentes sections critiques de différentes variables partagées de se produire. L`accès concurrentiel ne peut pas être vu pour les opérations critiques sur la même variable partagée.

Un tel modèle de cohérence sera utile lorsque différents éléments de matrice peuvent être traités en même temps. Quand Jerry est mort, Payne et les autres modéles ont eu un show-and-Tell chez Smitty. “Nous avons mis des modèles et a eu une session de GAB. Je ne pouvais pas croire la foule. Malheureusement, l`architecture ECLIPSE d`origine est seulement capable de prendre en charge le modèle exclusif de lecture exclusive en écriture (EREW) PRAM qui n`est pas en mesure de correspondre aux performances de la poussette multiopération simultanée en lecture simultanée en écriture (MCRCW), mais nécessite des durées d`exécution logarithmiques plus longues pour un grand nombre de problèmes de calcul parallèles, même si des algorithmes parallèles optimaux sont utilisés. En outre, il ne prend pas en charge l`exécution efficace des fonctionnalités Low-TLP, car pour des raisons organisationnelles, il dispose d`un nombre minimal relativement élevé de threads par processeur, ce qui diminue l`utilisation d`un noyau à un niveau aussi bas que l`inverse de cette valeur dans le cas d`une fonctionnalité n`ayant qu`un seul thread.